PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-212009

(43) Date of publication of application: 25.08.1989

(51)Int.CI.

H03G 3/10

(21)Application number: 63-035027

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:

19.02.1988


(72)Inventor: SATO HIDEAKI

(54) VARIABLE GAIN AMPLIFIER

(57)Abstract:

PURPOSE: To increase the input impedance and to avoid the output operating point due to gain control from fluctuated by adopting differential circuit constitution and varying a resistance of a field effect transistor(TR) connecting sources of field effect TRs in differential pairs so as to control the gain.

CONSTITUTION: The differential circuit constitution is adopted, where a 1st field effect TR Q1 and 2nd field effect TR Q2 are connected in differential pair, and sources of the 1st and 2nd field effect TRs Q1, Q2 are connected by a 5th field effect TR Q5. Since the drainsource voltage of the 5th field effect TR Q5 is always at nearly zero, the drain-source resistance is dependent on the gate voltage. The drain-source resistance is varied by controlling the gate voltage to vary the gain of the variable gain amplifier. Thus, it is possible to increase the input impedance and the output operating point is not fluctuated even if the gain is controlled.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑩特許出願公開

平1-212009 ⑫ 公 開 特 許 公 報 (A)

⑤Int. Cl. ⁴

庁内整理番号 識別記号

❸公開 平成1年(1989)8月25日

H 03 G 3/10

B - 7827 - 5J

審査請求 未請求 請求項の数 1 (全4頁)

可変利得增幅器 60発明の名称

> 頭 昭63-35027 ②特

@出 願 昭63(1988) 2月19日

秀 暁 @発 明 者 佐藤 沖電気工業株式会社 勿出 願 人

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

弁理士 鈴木 敏明 四代 理 人

1. 発明の名称

可变利得增幅器

2. 特許請求の範囲

ドレインが第1の負荷抵抗を介して第1の電原 に接続された第1の電界効果トランジスタと、

ドレインが前記第1の電界効果トランジスタに 接続されゲートとソースが第2の電源に接続され た第2の世界効果トランジスタと、

ドレインが第2の負荷抵抗を介して前配第1の 電源に接続された第3の電界効果トランジスタと、 ドレインが前配餌3の電界効果トランジスタに 接続されゲートとソースが前配第2の電源に接続 された無4の世界効果トランジズタと、

ソースが前記第2の電界効果トランジスタのド レインに接続されドレインが前記年4の電界効果 トランジスタのドレインに接続されゲートに利得 制御用電圧が入力される第5の電界効果トラング

前記第1分よび第2の電界効果トランジスタの

ケートに信号を入力して各ドレインから信号を出 力することを特徴とする可変利得増幅器。

3. 発明の詳細な説明

(童業上の利用分野)

本発明は、電界効果トランジスタ(以下、FET という)を用いた可変利得増幅器に関するもので ある.

(従来の技術)

第2図は従来の可変利得増幅器の一例であって (例えば、信学技報 <u>8 2</u> [224] (昭 5 8 - 1 - 19) 電子通信学会)、入力婦子8に入力された信号は FET Q。 と抵抗 R; からたるインパータにより増 幅され、 FET Q $_{\tau}$, Q $_{\bullet}$ か $_{\perp}$ び $_{\ell}$ イオード D $_{i}$ \sim D $_{\delta}$ からなるソースホロワを介して出力端子10から 出力されるものである。本例の可変利得増幅器で は、出力信号を FET Q。 を介して入力に帰還し、 焙子11から数FET Q。のゲートに加える電圧を 飼御することによって帰還量を変え、利得を飼御 するものである。なお、端子1,2,9は電原端 子である。

特別平1-212009(2)

第3回は従来の可変利得増協高の他の例であった(例えば、特開昭60-48607号公報)、入力は、特開昭60-48607号公報)、入びメイオードDェ,Dェからなるソースホロワを通り、FET Qiaを介してFET Qia,Qia かよび紙代のの出力信号はFET Qia,Qia かよびがイーメからの出力信号はFET Qia,Qia かよびがイオークからの出力信号はFET Qia,Qia からにより、本の例の出することにより、ないてある。本例のでは、これである。ないにより、合うににない、これにない、これにないのである。ないによりによりはに、のといる。ないによりには、初める電圧を設めている。ないによりには、初める電圧を設めている。ないないのの変した。ないによりによっての変した。

(発明が解決しようとする課題)

しかしながら、第2回に示す可変利得増幅器では、入力インピーダンスが低いため前段に駆動用のパッファを設ける必要があり、また、帰還量の変化に伴って入力インピーダンスが変化するため

インピーダンスの整合が非常に困難であった。 更に、 入力 側を容量結合とした場合、 入力インピーダンスが低いため低 周放 数領域の 帝域を確保する ことができないという問題点があった。

一方、第3図に示す可変利得増幅器は、利得制 御に伴って出力動作点が変動するので、この変動 を打消すために利得制御に対応してパイアス電圧 を制御する必要があった。

本発明は以上に述べた問題点を除去し、入力インピーダンスが高く、しかも利得制御による出力 動作点の変動が無い優れた可変利得増臨 彦を提供 することを目的とするものである。

(課題を解決するための手段)

本発明は、ドレインが第1の負荷抵抗を介して 第1の電源に接続された第1の電界効果トランツ スタと、ドレインが前配第1の電界効果トランツ スタに接続されゲートとソースが第2の電原に接 続された第2の電界効果トランツスタと、ドレイ ンが第2の負荷抵抗を介して前配第1の電源に接 続された第3の電界効果トランツスタと、ドレイ

ンが前記第3の電界効果トランシスタに接続された第2の電界効果トランシスタと、 グースが前記第2の電源に接続された第2の電界効果トランシスタのドレインに接続された レインが前記第4の電界効果トランシスタのドレインに接続された インに接続されたートに利得制用電圧が入り インに接続されたートに利得制用電圧が入り インに接続されたートに利得制用電圧が入り インに接続された。 インに接続された。 インに接続された。 インに接続された。 インに接続された。 インに接続された。 インに接続された。 インに接続された。 インシンスタンシスタンシスタンシスタので、ト は信号を入力して各ドレインから信号を出力する にとを特徴とする可変利得増概器である。

(作用)

本発明は、第1の電界効果トランジスタと第1の電界効果トランジスタを差動対とし、前記記1日かよび第2の電界効果トランジスタにより接続した差動形の回路構成となっている。従って、、前記の電界効果トランジスタのドレイン・ソースの電子効果トランジスタのドレイン・ソースのほどは常に零付近にあるので、そのドレイン・ソースは抵抗はゲート電圧に依存する。そこではゲート電圧を制御するととによりそのドレイン・ソ

ース間抵抗を変え、可変利得増収益の利得を変え るものである。

(実施例)

第1図は本発明の実施例を示す回路図である。 第1図において、1,2は電原爆子、3,4は信 号を入力する入力端子、5,6は信号を出力する 出力増子、RIのRzは負荷抵抗、Q」はゲートが 入力端子 3 に接続され ドレインが出力端子 5 に接 焼されるとともに負荷抵抗 B: を介して電源端子 」に接続された FET , Q . はドレインが PET 1の ソースに接続されかートとソースが電原端子2に 接続されたFET,Q;はゲートが入力錯子4に接 銃されドレインが出力端子6に接続されるととも に負荷抵抗Rェを介して電源端子!に接続された FET 、Q d はドレインが FET 3 のソースに接続さ れケートとソースが電原端子2に接続された PET, Q。はソースが FET 2のドレインに接続されドレ インが FET 4のドレインに接続された FET . 7 は FET 5のゲートに利得制御用電圧を入力する入力 端子である。なか、FET Q: とQ: 、FET Q: と

待開平1-212009(3)

Q。はそれぞれ同一の特性を有し負荷抵抗R」とR2とは同一の値を有するものである。

第1図に示す可変利得増幅器の動作について以下説明する。第4図は第1図に示す FET の前特性図であって、(a)はゲート・ソース電圧 V_{0a} を t クメータとする ドレイン電流 I_{Da} ― ドレイン・ソース電圧 V_{0a} 特性を示し、(b)はゲートソース電圧 V_{0a} を t クメータとする ドレイン・ソース抵抗 R_{Da} 一 ドレイン・ソース 電圧 V_{Da} 特性を示している。 ドレイン・ソース抵抗 V_{Da} 特性を示している。 ドレイン・ソース抵抗 V_{Da} 特性を示している。 ドレイン・ソース抵抗 V_{Da} 特性を示している。 ドレイン・ソース抵抗 V_{Da} 特性を示している。 V_{Da} が V_{Da} を V_{Da} V_{Da} を V_{Da} を V_{Da} V_{Da}

$$R_{DS} = \frac{\partial V_{DS}}{\partial I_{DS}} \tag{1}$$

図(a)から(b)を得ることができる。この第4図(b)から、FETのドレイン・ソース電圧 V_{DS} が零ポルト付近にあるとき、ドレイン・ソース間抵抗 R_D の大きさはゲート・ソース間電圧 V_{QS} に依存することが分かる。すなわち、ゲート・ソース間電圧 V_{QS} を変えることによりドレイン・ソース間抵抗 R_{DS} の大きさを制御することができることとなる。

$$G_2 = \frac{R_L}{R'_{RS}} \tag{3}$$

すなわち、第1図において、FET Q 。のケートに加える利得制御用電圧 V_c を制御するととにより、利得を G_1 からG 。の範囲で変化させるととができる。

以上説明したように、本実施例によれば登動形の回路構成としたので、入力インピーメンズが高く、また利得制御によっては出力動作点が変動しない優れた可変利得増爆器を実現することができ

(発明の効果)

以上詳細に説明したように、本発明によれば整動形の回路構成とし、整動対をなす電界効果トランシスタの各ソース間を接続する電界効果トランシスタの抵抗値を変化させることにより利得の割倒を行なっているので、入力インピーダンスを高くすることが可能となり、また利得を割御しても出力動作点は変動しないという優れた効果を移る

第1図に示す契筋例において、回路は左右対象であり、 FET Q , のソースと FET Q , のソースとはほぼ同電位にあるから、 FET Q , のドレイン・ソース間電圧 V_{os} は零に近い。従って、第4図において説明したように、 FET Q , のゲート電圧を入力熔子 1 から加える利得制御電圧 1 を変えるととによって、 FET Q , のソースと Q , のソースと同の抵抗を変えることができる。

今、 FET Q 。 の ドレイン・ソース間抵抗 R_{DB} を極めて小さい値に制御したとき、 第 1 図に示す回路 は通常の差動増幅器 と同様となる。 従って FET Q 1, Q 1, の相互コンダクタンスを g_m とし、負荷抵抗 $R_1 = R_2 = R_2$ とすると、遊動利得 G_1 は(2)式となる。

$$G_{\perp} = g_{m}R_{L} \qquad (2)$$

一方、 FET Q。 のドレイン・ソース間抵抗 Rpa を極めて大きい値に制御したとき、 FET Q。, Q。 のドレイン・ソース間抵抗が共に R'paであるとす ると、 差動利得 G。 は(3)式で扱わすことができる。

ことができる。

更に差動増幅器が本来有する安定性を備えているので、安定でメイナミックレンジの大きい可変 利得増幅器を実現することが可能となる。

4. 図面の簡単な説明

第1図は本発明の可変利得増幅器の回路図、第 2図かよび第3図は従来の可変利得増幅器の回路 、第4回はFETの静埼性回 図である。


1.2… 電原婦子、3,4.7 … 入力婦子、5,6 … 出力婦子、Q1 ~ Q1 … 電界効果トラングスタ、 R1, R2 …負荷抵抗

特許出願人 冲電気工業株式会社

代理人给木飯




特開平1-212009(4)




本光明。可复判得增强器





從未可变利得增福器 第 2 図



從果何变利得增幅器 第 3 図

